



UNIVERSIDAD
POLITÉCNICA
DE MADRID

PROCESO DE
COORDINACIÓN DE LAS
ENSEÑANZAS PR/CL/001



E.T.S. de Ingenieros de
Telecomunicacion

ANX-PR/CL/001-01

GUÍA DE APRENDIZAJE

ASIGNATURA

93001018 - Laboratorio de Circuitos y Sistemas Electrónicos

PLAN DE ESTUDIOS

09AZ - Master Universitario en Ingeniería de Sistemas Electronicos

CURSO ACADÉMICO Y SEMESTRE

2020/21 - Primer semestre

Índice

Guía de Aprendizaje

1. Datos descriptivos.....	1
2. Profesorado.....	1
3. Conocimientos previos recomendados.....	2
4. Competencias y resultados de aprendizaje.....	2
5. Descripción de la asignatura y temario.....	4
6. Cronograma.....	7
7. Actividades y criterios de evaluación.....	9
8. Recursos didácticos.....	11
9. Otra información.....	13

1. Datos descriptivos

1.1. Datos de la asignatura

Nombre de la asignatura	93001018 - Laboratorio de Circuitos y Sistemas Electrónicos
No de créditos	4 ECTS
Carácter	Obligatoria
Curso	Primer curso
Semestre	Primer semestre
Período de impartición	Septiembre-Enero
Idioma de impartición	Castellano
Titulación	09AZ - Master Universitario en Ingeniería de Sistemas Electronicos
Centro responsable de la titulación	09 - Escuela Tecnica Superior de Ingenieros de Telecomunicacion
Curso académico	2020-21

2. Profesorado

2.1. Profesorado implicado en la docencia

Nombre	Despacho	Correo electrónico	Horario de tutorías *
Juan Antonio Lopez Martin (Coordinador/a)	B-111	juanantonio.lopez@upm.es	X - 12:00 - 13:30
Mario Garrido Galvez	B-113	mario.garrido@upm.es	Sin horario.

* Las horas de tutoría son orientativas y pueden sufrir modificaciones. Se deberá confirmar los horarios de tutorías con el profesorado.

3. Conocimientos previos recomendados

3.1. Asignaturas previas que se recomienda haber cursado

El plan de estudios Master Universitario en Ingeniería de Sistemas Electronicos no tiene definidas asignaturas previas recomendadas para esta asignatura.

3.2. Otros conocimientos previos recomendados para cursar la asignatura

- Electrónica Digital
- Conocimientos teóricos básicos de VHDL y FPGAs

4. Competencias y resultados de aprendizaje

4.1. Competencias

CE01 - Capacidad para evaluar las ventajas e inconvenientes de las alternativas tecnológicas en el diseño o fabricación de sistemas electrónicos analógicos, digitales, centrales o distribuidos.

CE02 - Capacidad para aplicar herramientas, técnicas y metodologías avanzadas de diseño de sistemas o subsistemas electrónicos

CE04 - Capacidad para diseñar un dispositivo, sistema, aplicación o servicio que cumpla unas especificaciones dadas, empleando un enfoque sistémico y multidisciplinar e integrando los módulos y herramientas avanzadas disponibles en el campo de la Ingeniería Electrónica.

CG01 - Uso de la lengua inglesa: comprender los contenidos de clases magistrales, conferencias y seminarios en lengua inglesa; redactar en inglés informes y artículos científicos o técnicos usando herramientas informáticas; realizar exposiciones públicas en inglés de trabajos, resultados y conclusiones, por ejemplo, en las asignaturas del máster, todo ello con la ayuda de medios informáticos audiovisuales

CG02 - Liderazgo de equipos: realizar trabajos en equipo (como los de algunas de las actividades de evaluación de las asignaturas), integrarse en un grupo participando activamente en sus reuniones, colaborando con iniciativa propia en trabajos o proyectos de I+D +i; interactuar con efectividad con los miembros del equipo de trabajo multidisciplinar

CG03 - Creatividad: Concebir, desarrollar y validar nuevos sistemas y servicios que puedan aumentar la calidad de vida de las personas; Realizar, en contextos académicos y profesionales, innovaciones o avances.

CG04 - Organización y planificación: Organizar, planificar y gestionar proyectos complejos y multidisciplinares que involucren no una sino varias de las tecnologías avanzadas tratadas en el Máster.

CG05 - Gestión de la información: buscar y gestionar recursos bibliográficos adecuados con eficiencia, aprender a continuar los estudios de manera ampliamente autónoma.

CG08 - Aplicar metodologías, procedimientos, herramientas y normas del estado del arte para la creación de nuevos componentes tecnológicos; construir nuevas hipótesis y modelos, evaluarlos y aplicarlos a la resolución de problemas.

CG09 - Comunicar juicios, y conocimientos a audiencias especializadas y no especializadas, de una manera razonada, clara y sin ambigüedades.

4.2. Resultados del aprendizaje

RA118 - Capacidad para analizar, desarrollar y optimizar soluciones a problemas de ingeniería en el área de sistemas digitales

RA117 - Conocimiento y manejo eficaz de herramientas profesionales en su área de especialidad para la realización de proyectos de ingeniería complejos

RA4 - Conocimiento de los principales estándares y normativas empleados en la ingeniería de sistemas electrónicos

RA5 - Conocimientos cualitativos y cuantitativos para la selección e interconexión de subsistemas en el diseño de sistemas electrónicos analógicos o digitales.

RA6 - Capacidad para diseñar, implementar y probar sistemas electrónicos avanzados, analógicos o digitales, de acuerdo con unas especificaciones imperfectas de carácter multidisciplinar

RA3 - Conocimiento de los subsistemas electrónicos disponibles en el estado del arte.

RA116 - Capacidad para abordar todas las fases de desarrollo, hasta la prueba final en una FPGA real

RA115 - Aprender técnicas para la depuración de sistemas hardware mediante simulación

5. Descripción de la asignatura y temario

5.1. Descripción de la asignatura

Esta asignatura abarca el diseño de sistemas digitales implementados sobre FPGAs poniendo el foco sobre las herramientas y flujo de trabajo profesionales, la automatización, la valoración de distintas alternativas arquitecturales y la toma de decisiones ingenieriles.

Clases teóricas

La asignatura es eminentemente práctica, aunque se proporcionan clases teóricas optativas de repaso y refuerzo de conocimientos sobre sintaxis de VHDL, síntesis, simulación, temporización y estrategias de diseño. El programa de clases optativas es el siguiente:

- Sesión 1: Cuestiones administrativas e introducción
- Sesión 2: Sintaxis VHDL
- Sesión 3: Síntesis de elementos combinacionales y secuenciales
- Sesión 4: Máquinas de estados finitos
- Sesión 5: Máquinas de estados finitos con ruta de datos asociada

Clases prácticas

Las clases prácticas se desarrollan en el laboratorio B-043, que está dotado de 25 puestos de trabajo con la herramienta Vivado Design Suite de Xilinx y una placa Nexys4DDR de Digilent que incluye una FPGA Artix7 de Xilinx.

Las sesiones de laboratorio se dedican a la elaboración de un proyecto más o menos guiado de dificultad creciente, donde el alumnado va ejercitando sus capacidades creativas e ingenieriles. Las especificaciones del proyecto plantean unos requerimientos mínimos y una serie de mejoras. El proyecto básico representa el 75% de la nota.

Los alumnos tienen que entregar el código implementado, así como una memoria del trabajo realizado, incluyendo la siguiente información:

- Decisiones tomadas sobre la arquitectura escogida
- Diferencias con el esquema propuesto y justificación
- Dificultades encontradas y solución
- Grado de consecución del prototipo final
- Mejoras realizadas.

La evaluación del proyecto se basa en la información de la memoria y el código entregados, junto con los resultados de un examen oral práctico. En el examen oral, cada grupo tiene que demostrar:

- Su conocimiento sobre el sistema desarrollado
- El grado de consecución del mismo
- Su competencia en el empleo de las herramientas y metodologías.
- El profesor observará también la habilidad de los alumnos para comunicar de manera efectiva y concisa la información técnica, los conocimientos, las justificaciones, etc. y para responder a las preguntas que les formule.

Prácticas avanzadas

Para alumnos con conocimientos previos avanzados, se proporcionan unas prácticas avanzadas alternativas para que puedan profundizar en conocimientos específicos que sean de su interés. Los alumnos tienen que optar por la vía avanzada, tienen que presentar un plan de trabajo para las primeras 7 semanas que tiene que ser aprobado por el profesor. La evaluación se realizará mediante pequeñas demostraciones en el laboratorio, adaptándose a cada caso.

5.2. Temario de la asignatura

1. Practica básica
 - 1.2. Bloque RS-232
 - 1.3. Bloque DMA
 - 1.4. Bloque de memoria RAM
 - 1.5. Bloque ALU
 - 1.6. Bloque de Control
 - 1.7. Integración y verificación
2. Mejoras

6. Cronograma

6.1. Cronograma de la asignatura *

Sem	Actividad presencial en aula	Actividad presencial en laboratorio	Tele-enseñanza	Actividades de evaluación
1	Introducción Duración: 01:30 LM: Actividad del tipo Lección Magistral	Sesión de práctica general Duración: 01:30 PL: Actividad del tipo Prácticas de Laboratorio	Introducción Duración: 01:30 LM: Actividad del tipo Lección Magistral Sesión de práctica general Duración: 01:30 PL: Actividad del tipo Prácticas de Laboratorio	
2	Sesión de teoría optativa Duración: 01:00 LM: Actividad del tipo Lección Magistral	Sesión de práctica general Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	Sesión de práctica general Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio Sesión de teoría optativa Duración: 01:00 LM: Actividad del tipo Lección Magistral	
3	Sesión de teoría optativa Duración: 01:00 LM: Actividad del tipo Lección Magistral	Sesión de práctica general Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	Sesión de práctica general Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio Sesión de teoría optativa Duración: 01:00 LM: Actividad del tipo Lección Magistral	
4		Sesión de práctica general Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	Sesión de práctica general Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	
5		Sesión de práctica general Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	Sesión de práctica general Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	
6		Sesión de práctica general Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	Sesión de práctica general Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	
7	Sesión de teoría optativa Duración: 01:00 LM: Actividad del tipo Lección Magistral	Sesión de práctica general Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	Sesión de práctica general Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio Sesión de teoría optativa Duración: 01:00 LM: Actividad del tipo Lección Magistral	

8		Sesión de práctica general Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	Sesión de práctica general Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	
9		Sesión de práctica general Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	Sesión de práctica general Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	
10	Sesión de teoría optativa Duración: 01:00 LM: Actividad del tipo Lección Magistral	Sesión de desarrollo y implementación de mejoras Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	Sesión de desarrollo e implementación de mejoras Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio Sesión de teoría optativa Duración: 01:00 LM: Actividad del tipo Lección Magistral	
11		Sesión de desarrollo y implementación de mejoras Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	Sesión de desarrollo e implementación de mejoras Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	Evaluación de la práctica general EP: Técnica del tipo Examen de Prácticas Evaluación continua No presencial Duración: 00:30
12		Sesión de desarrollo y implementación de mejoras Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	Sesión de desarrollo e implementación de mejoras Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	
13		Sesión de desarrollo y implementación de mejoras Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	Sesión de desarrollo e implementación de mejoras Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	
14		Sesión de desarrollo y implementación de mejoras Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	Sesión de desarrollo e implementación de mejoras Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio	Evaluación de las mejoras EP: Técnica del tipo Examen de Prácticas Evaluación continua No presencial Duración: 00:15
15				
16				
17				Examen final EP: Técnica del tipo Examen de Prácticas Evaluación sólo prueba final No presencial Duración: 01:00

Para el cálculo de los valores totales, se estima que por cada crédito ECTS el alumno dedicará dependiendo del plan de estudios, entre 26 y 27 horas de trabajo presencial y no presencial.

* El cronograma sigue una planificación teórica de la asignatura y puede sufrir modificaciones durante el curso derivadas de la situación creada por la COVID-19.

7. Actividades y criterios de evaluación

7.1. Actividades de evaluación de la asignatura

7.1.1. Evaluación continua

Sem.	Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
11	Evaluación de la práctica general	EP: Técnica del tipo Examen de Prácticas	No Presencial	00:30	75%	3 / 10	CG03 CG04 CG05 CG09 CG02 CE01 CE02 CG08 CE04 CG01
14	Evaluación de las mejoras	EP: Técnica del tipo Examen de Prácticas	No Presencial	00:15	25%	0 / 10	CG03 CG04 CG05 CG09 CG02 CE01 CE02 CG08 CE04 CG01

7.1.2. Evaluación sólo prueba final

Sem	Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
17	Examen final	EP: Técnica del tipo Examen de Prácticas	No Presencial	01:00	100%	5 / 10	CG03 CG04 CG05 CG09 CG02 CE01 CE02 CG08 CE04 CG01

7.1.3. Evaluación convocatoria extraordinaria

Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
Examen Extraordinario	EP: Técnica del tipo Examen de Prácticas	Presencial	01:00	100%	5 / 10	CG03 CG04 CG05 CG09 CG02 CE01 CE02 CG08 CE04 CG01

7.2. Criterios de evaluación

A. CONVOCATORIA ORDINARIA

En convocatoria ordinaria, los estudiantes serán evaluados, por defecto, mediante evaluación continua. El estudiante que desee renunciar a la evaluación continua y optar a la evaluación por prueba final, deberá comunicarlo por escrito a través de la plataforma MOODLE de la asignatura al coordinador de la asignatura antes del comienzo de la novena semana de la asignatura.

A.1. Evaluación continua

Nota final = 75% proyecto básico + 25% mejoras

Las mejoras y trabajos realizados adicionalmente al proyecto básico pueden sumar puntos adicionales a la nota.

A.2. Sólo prueba final

Nota final = 100% proyecto final

El proyecto final es el mismo que para los alumnos que opten por la evaluación continua.

B. CONVOCATORIA EXTRAORDINARIA

La evaluación en la convocatoria extraordinaria se realizará exclusivamente a través del sistema de prueba final.

NOTA: Una calificación se considerará aprobado cuando su valor resulte mayor o igual que 5,0 (sobre 10).

8. Recursos didácticos

8.1. Recursos didácticos de la asignatura

Nombre	Tipo	Observaciones
P.P. Chu; RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability; Cambridge University Press, 2006	Bibliografía	Libro de texto principal recomendado
P.P. Chu; FPGA Prototyping by VHDL Examples: Xilinx Spartan-3 Version; Wiley, 2008	Bibliografía	Libro de texto recomendado para realización de prácticas avanzadas
https://www.xilinx.com/support/university/vivado/vivado-teachingmaterial/hdl-design.html	Recursos web	Programa de universidades de Xilinx, recomendado para la realización de prácticas avanzadas.

Sundar Rajan, "Essential VHDL: RTL Synthesis Done Right", 1998	Bibliografía	Didactico y facil de leer (Bibliografía basica recomendada).
Peter J. Ashenden, "The Designer's Guide to VHDL", Morgan Kaufmann, 2nd Ed., 2003.	Bibliografía	Completo, y con muy buenos ejemplos
Volnei A. Pedroni, "Circuit Design with VHDL", The MIT Press, 2004.	Bibliografía	Útil como texto introductorio y como referencia
Stefan Sjöholm and Lennart Lindh, "VHDL for Designers", Prentice Hall, 1997.	Bibliografía	Manual de VHDL básico
https://ocw.mit.edu/courses/electrical-engineering-and-computer-science/6-111-introductory-digital-systems-laboratory-spring-2006/	Recursos web	Curso online gratuito (MOOC) sobre VHDL y FPGAs
https://www.udemy.com/fpga-design-learning-vhdl/	Recursos web	Curso online sobre VHDL y FPGAs. Nivel básico
https://www.udemy.com/vhdl-and-fpga-development-for-beginners-and-intermediates/	Recursos web	Curso online sobre VHDL y FPGAs. Nivel Intermedio
https://www.udemy.com/learn-fpga-xilinx-vivado-design-suite-training-in-under-1-hour-vhdl/	Recursos web	Curso online sobre VHDL y FPGAs. Nivel Intermedio
https://www.udemy.com/vhdl-design-and-modeling-of-digital-systems/	Recursos web	Curso online sobre VHDL y FPGAs. Nivel Intermedio-Avanzado

9. Otra información

9.1. Otra información sobre la asignatura

Comunicación: Para comunicarse con los profesores de la asignatura fuera de las horas de clase se recomienda enviar un correo electrónico a juanant@die.upm.es (Juan A. López) y/o mario.garrido@upm.es (Mario Garrido). Se recomienda enviar los correos electrónicos con al menos 1 día de antelación para poder acordar la cita con los profesores o realizar las acciones que se consideren oportunas.

Plataforma de tele-enseñanza: Para la realización de las actividades masivas de tele-enseñanza se utilizará preferentemente la plataforma *Zoom*, bajo las condiciones de licencia disponibles en el Departamento. En función de las necesidades, así como para las tutorías y actividades con pocos alumnos se utilizará preferentemente *Skype*.

Objetivos de Desarrollo Sostenible: La asignatura se relaciona con los ODS (Objetivos de Desarrollo Sostenible) 7.Energía y 9.Industria, innovación e infraestructuras, en que presenta, tanto a nivel de diseño de circuitos como a nivel de diseño de sistemas, alternativas circuitales que permiten optimizar el consumo y las prestaciones de los sistemas digitales, favoreciendo con ello una mejor utilización de los recursos energéticos y la aplicación de técnicas y mejoras arquitecturales para la implementación de todo tipo de sistemas complejos, incluyendo sistemas biológicos (ODS 3), ecológicos (ODS 14 y 15), energéticos (ODS 7), industriales (ODS 9) y climatológicos (ODS 13).