La asignatura de Arquitecturas Digitales Avanzados es la última del Master en relación con las materias de diseño digital más avanzadas. Tiene como fundamentos las asignaturas del primer cuatrimestre “Laboratorio de
Circuitos y Sistemas Electrónicos” y “Sistemas Electrónicos Analógicos y Digitales”.
En cuanto a los contenidos, en el primer bloque se repasan desde las arquitecturas digitales basadas en procesadores (sistemas de memoria, multiprocesadores, paralelismo, pipeline, etc.) hasta las más orientadas al cálculo de algoritmos (FPGAs, ASICs, etc.), que son menos flexibles pero más eficientes desde el punto de vista de la aplicación. En el segundo bloque, se explican un conjunto de técnicas que permiten analizar y optimizar el funcionamiento de las descripciones digitales. Sin pérdida de generalidad, en este segundo bloque, las aplicaciones están orientadas a la
implementación eficiente de algoritmos de tratamiento digital de señal.
Al final, el alumno dispondrá de una visión de las arquitecturas digitales más actuales, y será capaz de decidir en cada caso (aplicación) cuál es la mejor opción conjugando flexibilidad y potencia de cálculo.
Va dirigida a los alumnos del Master Ingeniero en Sistemas Electrónicos que deseen profundizar y aplicar las técnicas que se utilizan actualmente en el diseño de sistemas complejos.
Los principales objetivos pedagógicos de la asignatura son los siguientes:
· Conocer las alternativas de implementación de diseños electrónicos:
arquitecturas genéricas y arquitecturas orientadas al algoritmo.
· Valorar las opciones de diseño para una aplicación concreta, mediante el compromiso: eficiencia, coste, consumo y flexibilidad.
· Utilizar los conceptos básicos de diseño de arquitecturas digitales para mejorar la eficiencia de procesamiento: segmentación, paralelismo, procesamiento paralelo, etc.
· Ser capaces de optimizar las prestaciones de sistemas concretos, utilizando para ello ejemplos basados en el ámbito del tratamiento digital de la señal.
2.- Arquitecturas genéricas (12h). Arquitecturas de propósito general. Caches y sistemas de memoria. Multiprocesadores. Conjuntos de instrucciones RISC/CISC, instrucciones vectoriales. Paralelismo a nivel de instrucción, ejecución dinámica. Introducción a pipeline estático.
3.- Arquitecturas específicas (6h). Tecnologías de diseño (FPGAs y ASICs), diseño de ASICs. Estructura interna de las FPGAs, cores IP, procesadores empotrados. Diseño basado en FPGAs: principales fabricantes y familias de FPGAs, herramientas de desarrollo, placas de desarrollo.
4.- Técnicas de diseño y optimización (12h). Tipos de representaciones de algoritmos. Cuantificación: coeficientes y señales. Estabilidad.Optimización de sistemas cuantificados. Transformación de algoritmos: pipeline, paralelismo, retiming, enrollado y desenrollado de bucles, arrays sistólicos.Lorem ipsum dolor sit amet, consectetur adipiscing elit.
La evaluación se realizará en base a los siguientes parámetros:
· Examen final (60%).
· Trabajos y ejercicios propuestos en la asignatura (30%)
· Asistencia, participación e iniciativa (10%)
En el examen final deberá obtenerse una puntuación mínima de 5,0 (caso contrario, la calificación será suspenso con independencia del resto de calificaciones).
Enlaces:
[1] https://www.die.upm.es/category/categoria/programa-master
[2] https://www.die.upm.es/sites/default/files/ADA%20-%20GA_09AN_93000718_2S_2016-17.pdf
[3] https://www.die.upm.es/perfil/carlos-carreras-vaquer-0
[4] https://www.die.upm.es/perfil/juan-antonio-l%C3%B3pez-mart%C3%ADn-0
[5] https://MISE
[6] https://www.die.upm.es/perfil/alvaro-araujo-pinto
