Ingeniería de Sistemas Electrónicos Analógicos y Digitales (SEAD-1 / 2016-17)

Lección 1. Introducción a los sistemas digitales (0.2 cr)
1.1 Tendencias en el sector de la electrónica
1.2  El sistema on-chip como paradigma de diseño: caso de ejemplo red GSM y el OMAP730
1.2.1 Elementos de Propósito General: Microprocesadores y DSPs
1.2.2 Elementos de Propósito Específico: ASICs vs FPGA, analógico vs digital
1.3 Revisión de electrónica digital básica: Puertas lógicas y Familias lógicas

Lección 2. Tecnologías para el Diseño Digital (0.2 cr)
2.1 El transistor MOS: principios de funcionamiento
2.2 El transistor MOS como un conmutador: modelo equivalente
2.3 Realización de una puerta lógica en lógica CMOS
2.4 Proceso de diseño: layout de la puerta lógica
2.5 Celdas estándar como elemento constructivo

Lección 3. Bloques combinacionales Digital (0.8 cr)
3.1 Revisión del Algebra Discreta (Boole)
3.2 Realización de funciones lógicas mediante puertas
3.3 Técnicas de Simplificación: Representación canónica, Karnaugh, Quine–McCluskey
3.4 Temporización, influencia de los parásitos en el retardo. FanIn/FanOut
3.5 Representación Numérica: Complemento a 2 y punto fijo
3.6 Circuitos Aritméticos: suma, resta, multiplicación, división y raíz

Lección 4. Introducción al VHDL (0.8 cr)
4.1 Introducción
4.2 Flujo de diseño con HDL
4.3 Elementos del lenguaje: Entity, architecture y Paquetes
4.4 Elaboración de jerarquías
4.5 Tipos de datos
4.6 Operadores. Sobrecarga
4.7 Señales y variables
4.8 El uso de los generics y las sentencias generate
4.9 Paquetes: funciones y subprogramas
4.10 Procesos
4.11 Bancos de pruebas
4.12 Diseño a nivel de transferencia entre registros (RTL)

Lección 5: Temporización en Sistemas Síncronos (0.6 cr)
5.1 Determinación de la frecuencia de trabajo de un sistema síncrono. Balance temporal:
5.2 Restricciones tecnológicas: tiempos de setup y hold
5.3 Fuentes del Sesgo (skew) y fluctuación (jitter)
5.4 Técnicas distribución del reloj
5.5 Sincronización con PLL

Lección 6: Arquitectura de los circuitos programables (0.6 cr)
6.1 Introducción. Antecedentes CPLD
6.2 Tecnologías de programación: EEPROM y SRAM
6.3 Arquitectura de una FPGA moderna. Elementos programables básicos bloque, interconexión y pinout. Caso de ejemplo familia XC4000.
6.4 Caso de ejemplo. Familias Spartan2, Spartan3 de Xilinx.
6.5 Caso de ejemplo. Familias Cyclone II y CycloneIII de Altera.
6.6 Interpretación de la Síntesis, Placement and Routing en una FPGA

Lección 7: El papel de los módulos IP (0.4 cr)
7.1 Concepto de IP. Celdas Soft cores vs hard cores
7.2 El mercado de los IPs en el mundo
7.3 Reusabilidad: Estandarización
7.4 Diseño de SoC orientados a IP estándar. Caso de ejemplo entorno EDK de Xilinx

Lección 8: Diseño de sistemas síncronos con PCB (0.4 cr)
8.1 Concepto de la línea de transmisión: Impedancia característica y adaptación de impedancias.
8.2 Estructura de una PCB. Reglas de diseño y Características eléctricas.
8.3 La metalización de una PCB como línea de transmisión: Microstrips y Striplines. Condiciones y consideraciones.
8.4 El papel de los planos de alimentación/masa. Corrientes de retorno. Apantallamiento.
8.5 Distribución del reloj.
8.6 Problemas típicos en sistemas conmutados: las variaciones de corriente
8.7 Modelos IBIS

Lección 9: Amplificador Operacional No Ideal (0.6 cr)
9.1 Amplificador operacional ideal. Modelo y circuitos básicos
9.2 No-linealidades del Amplificador Operacional
9.3 Limitaciones Estáticas
9.4 Limitaciones Dinámicas
9.5 Ruido
9.6 Estabilidad

Lección 10: Subsistemas Analógicos (0.8 cr)
10.1 Circuitos no-lineales
10.2 Generadores de señal
10.3 Referencias y Reguladores de Tensión

Lección 11; Realización de filtros analógicos (0.4 cr)
11.1 Conceptos
11.2 Filtros de Butterworth y Chebyshev

Lección 12: Convertidores de datos (0.2 cr)
12.1 Convertidores D/A
12.2 Convertidores A/D