Eventos destacados

« 11 2017 »
LunMarMiéJueVieSábDom
12345
6789101112
13141516171819
20212223242526
27282930

Ingeniería de Sistemas Electrónicos Analógicos y Digitales (SEAD-1 / 2016-17)

Documento electrónico: 
Créditos Totales: 
6.0
Fechas de impartición: 
Primer semestre
Tipo de asignatura: 
Troncal/obligatoria
Objetivos docentes: 

El objetivo de esta asignatura es proporcionar al alumno una visión global de las técnicas y metodologías actuales para el desarrollo de sistemas electrónicos mixtos analógico-digitales.
Al finalizar la asignatura el alumno

  1. Comprenderá los fundamentos de electrónica digital y analógica necesarios para el desarrollo de sistemas electrónicos complejos.
  2. Será capaz analizar funcionalidad de los sistemas electrónicos en relación con las alternativas disponibles para su implementación.
  3. Aplicará las técnicas de diseño, top-down y bottom-up, para desglosar su funcionalidad en bloques funcionales de una jerarquía.
  4. Sabrá describir un bloque funcional mediante un lenguaje de descripción de hardware (HDL).
  5. Conocerá los elementos más característicos del flujo de diseño de un circuito integrado (ASICs y FPGAs)
  6. Aplicará el flujo de diseño para la realización de sistemas digitales con FPGA, por medio de  síntesis lógica de sistemas descritos en HDL.
  7. Conocerá los fundamentos de los amplificadores operacionales (OPA) no ideales.
  8. Sabrá analizar bloques elementales basados en OPA para determinar su comportamiento temporal y frecuencial.
  9. Podrá diseñar un sistema electrónico de complejidad media.

 

Como competencias transversales, en la asignatura se incide en:

  1. Fomento del trabajo en equipo
  2. Aprendizaje orientado a proyectos,
  3. Exposición y defensa de proyectos
     
Programa: 

Lección 1. Introducción a los sistemas digitales (0.2 cr)
1.1 Tendencias en el sector de la electrónica
1.2  El sistema on-chip como paradigma de diseño: caso de ejemplo red GSM y el OMAP730
1.2.1 Elementos de Propósito General: Microprocesadores y DSPs
1.2.2 Elementos de Propósito Específico: ASICs vs FPGA, analógico vs digital
1.3 Revisión de electrónica digital básica: Puertas lógicas y Familias lógicas

Lección 2. Tecnologías para el Diseño Digital (0.2 cr)
2.1 El transistor MOS: principios de funcionamiento
2.2 El transistor MOS como un conmutador: modelo equivalente
2.3 Realización de una puerta lógica en lógica CMOS
2.4 Proceso de diseño: layout de la puerta lógica
2.5 Celdas estándar como elemento constructivo

Lección 3. Bloques combinacionales Digital (0.8 cr)
3.1 Revisión del Algebra Discreta (Boole)
3.2 Realización de funciones lógicas mediante puertas
3.3 Técnicas de Simplificación: Representación canónica, Karnaugh, Quine–McCluskey
3.4 Temporización, influencia de los parásitos en el retardo. FanIn/FanOut
3.5 Representación Numérica: Complemento a 2 y punto fijo
3.6 Circuitos Aritméticos: suma, resta, multiplicación, división y raíz

Lección 4. Introducción al VHDL (0.8 cr)
4.1 Introducción
4.2 Flujo de diseño con HDL
4.3 Elementos del lenguaje: Entity, architecture y Paquetes
4.4 Elaboración de jerarquías
4.5 Tipos de datos
4.6 Operadores. Sobrecarga
4.7 Señales y variables
4.8 El uso de los generics y las sentencias generate
4.9 Paquetes: funciones y subprogramas
4.10 Procesos
4.11 Bancos de pruebas
4.12 Diseño a nivel de transferencia entre registros (RTL)

Lección 5: Temporización en Sistemas Síncronos (0.6 cr)
5.1 Determinación de la frecuencia de trabajo de un sistema síncrono. Balance temporal:
5.2 Restricciones tecnológicas: tiempos de setup y hold
5.3 Fuentes del Sesgo (skew) y fluctuación (jitter)
5.4 Técnicas distribución del reloj
5.5 Sincronización con PLL

Lección 6: Arquitectura de los circuitos programables (0.6 cr)
6.1 Introducción. Antecedentes CPLD
6.2 Tecnologías de programación: EEPROM y SRAM
6.3 Arquitectura de una FPGA moderna. Elementos programables básicos bloque, interconexión y pinout. Caso de ejemplo familia XC4000.
6.4 Caso de ejemplo. Familias Spartan2, Spartan3 de Xilinx.
6.5 Caso de ejemplo. Familias Cyclone II y CycloneIII de Altera.
6.6 Interpretación de la Síntesis, Placement and Routing en una FPGA

Lección 7: El papel de los módulos IP (0.4 cr)
7.1 Concepto de IP. Celdas Soft cores vs hard cores
7.2 El mercado de los IPs en el mundo
7.3 Reusabilidad: Estandarización
7.4 Diseño de SoC orientados a IP estándar. Caso de ejemplo entorno EDK de Xilinx

Lección 8: Diseño de sistemas síncronos con PCB (0.4 cr)
8.1 Concepto de la línea de transmisión: Impedancia característica y adaptación de impedancias.
8.2 Estructura de una PCB. Reglas de diseño y Características eléctricas.
8.3 La metalización de una PCB como línea de transmisión: Microstrips y Striplines. Condiciones y consideraciones.
8.4 El papel de los planos de alimentación/masa. Corrientes de retorno. Apantallamiento.
8.5 Distribución del reloj.
8.6 Problemas típicos en sistemas conmutados: las variaciones de corriente
8.7 Modelos IBIS

Lección 9: Amplificador Operacional No Ideal (0.6 cr)
9.1 Amplificador operacional ideal. Modelo y circuitos básicos
9.2 No-linealidades del Amplificador Operacional
9.3 Limitaciones Estáticas
9.4 Limitaciones Dinámicas
9.5 Ruido
9.6 Estabilidad

Lección 10: Subsistemas Analógicos (0.8 cr)
10.1 Circuitos no-lineales
10.2 Generadores de señal
10.3 Referencias y Reguladores de Tensión

Lección 11; Realización de filtros analógicos (0.4 cr)
11.1 Conceptos
11.2 Filtros de Butterworth y Chebyshev

Lección 12: Convertidores de datos (0.2 cr)
12.1 Convertidores D/A
12.2 Convertidores A/D

Evaluación: 

• Evaluación
La asistencia a clase es obligatoria, asistencia mínima 75% de las sesiones.
• Evaluación continua
Se realiza evaluación continua, incluyendo entrega de breves trabajos personales y una prueba intermedia de las lecciones 1-8.
• Evaluación final
La evaluación final se realiza en la última semana de Enero e incluye contenidos teórico y teórico-prácticos de toda la asignatura.
La prueba final consiste en un examen de preguntas cortas sin libros y algún ejercicio a desarrollar.
• Valoración de trabajos individuales
Se califican como apto o no-apto
• Valoración de trabajos en equipo
Se valora la exposición de la propuesta inicial de trabajo y del trabajo final.
Se valora la participación en el proyecto seleccionado.

Profesorado
Coordinador: 
Más Información
Código de la asignatura: 
93000704
Número del curso al que pertenece dentro de la titulación: 
1
Conocimientos Previos: 

El coordinador de la asignatura no ha definido asignaturas previas recomendadas.

El coordinador de la asignatura no ha definido otros conocimientos previos recomendados.

 

Centro de impartición: 
ETSITelecomunicación
Curso académico de impartición: 
2015-2016
Bibliografía: 

Analógico
 Jaeger, R.; Blalock, T.: Microelectronic Circuit Design. McGraw-Hill (4th edition). 2010.
 Geiger, R.L.; Allen, P.E.; Strader, N.R.: VLSI - Design Techniques for Analog and Digital Circuits. Mcgraw-Hill Series in Electrical Engineering. 1989.
 Allen, P.; Holdberg, D.: CMOS Analog Circuit Design. Oxford University Press (2nd edition), 2002
 Maloberti,F.: Analog Design for CMOS VLSI System. Springer, 2010
 Sedra, A. S.; Smith, K. C.: Microelectronic Circuits. Oxford University Press (6th edition), 2009.
 Franco, S.: Design with Operational Amplifiers and Analog Integrated Circuits. McGraw-Hill (3rd edition), 2001.
Digital
 Kilts, S.: Advanced FPGA Design: Architecture, Implementation, and Optimization. Wiley-IEEE Press. 2007.
 Zwolinski, M.: Digital System Design with VHDL. Prentice-Hall (2nd edition). 2004.
 Chu, P.: FPGA Prototyping by VHDL Examples. Wiley-Interscience. 2008.
 Wolf, W.: FPGA-Based System Design. Prentice-Hall, 2004.
 Wolf, W.: Modern VLSI Design: System-on-chip Design. Prentice-Hall (3rd edition), 2002.
 

Tribunal
Presidente: 
Secretario: