Eventos destacados

« 09 2017 »
LunMarMiéJueVieSábDom
123
45678910
11121314151617
18192021222324
252627282930

Diseño de Sistemas Electrónicos Digitales (DSED)

Documento electrónico: 

En esta asignatura se afianzan, desarrollan y amplían los conocimientos de electrónica digital adquiridos previamente en la carrera.
La asignatura se compone de una parte teórica, que incluye resolución de problemas, y un laboratorio, con énfasis especial en este último como recurso fundamental para la asimilación de los conocimientos adquiridos e impulsor hacia la práctica profesional.
En este sentido, los objetivos del trabajo en el laboratorio se pueden describir a través de las capacidades que se promueven en el mismo:
− Diseño práctico de sistemas electrónicos digitales
− Utilización de herramientas CAD profesionales para diseño digital
− Especificación en lenguaje VHDL y técnicas de simulación
− Síntesis e implementación de sistemas digitales sobre FPGAs
Por su parte, la teoría desarrolla la temática siguiente:
− Alternativas tecnológicas de implementación
− Temporización de sistemas digitales
− Arquitecturas segmentadas
− Operadores aritméticos básicos
− Procesado digital de señales en hardware
El planteamiento del laboratorio se realiza en tres prácticas. La primera contiene varios ejercicios guiados con el propósito de introducir al lenguaje de descripción hardware VHDL y familiarizar con las herramientas software de desarrollo. La segunda es un primer ejercicio de diseño, de pequeña complejidad, y la última, que ocupa la mitad del tiempo de la asignatura, consiste en el diseño sobre especificaciones de un sistema electrónico completo de complejidad media.

Créditos Totales: 
6.0
Fechas de impartición: 
Primer semestre
Tipo de asignatura: 
Optativa
Objetivos docentes: 

Capacidad de construir, explotar y gestionar sistemas de captación, transporte, representación, procesado, almacenamiento, gestión y presentación de información multimedia, desde el punto de vista de los sistemas electrónicos

Capacidad de realizar la especificación, implementación, documentación y puesta a punto de equipos y sistemas electrónicos, de instrumentación y de control, considerando tanto los aspectos técnicos como las normativas reguladoras correspondientes

Capacidad de diseñar circuitos de electrónica analógica y digital, de conversión analógico-digital y digital-analógica, de radiofrecuencia, de alimentación y conversión de energía eléctrica para aplicaciones de telecomunicación y computación

Capacidad para diseñar dispositivos de interfaz, captura de datos y almacenamiento, y terminales para servicios y sistemas de telecomunicación

Programa: 

Tema T1 Diseño de sistemas hardware
1.1 Plataformas hardware
ASICs, CPLDs y FPGAs
Arquitectura de una FPGA
1.2 Metodologías de diseño de sistemas digitales complejos
Herramientas y flujo de diseño
Entornos de desarrollo integrados: síntesis y simulación
Reutilización, cores e Intellectual Property

Tema T2 Temporización de sistemas digitales
2.1 Combinacionales
Riesgos, carreras y glitches
Concepto de camino crítico
2.2 Secuenciales
Metodología de diseño síncrono
Frecuencia de funcionamiento
2.3 Dificultades para el diseño síncrono
Clock skew y clock jitter
Clock gating
Entradas asíncronas
Metaestabilidad

Tema T3 Sistemas secuenciales y procesado de señales
3.1 Sistemas secuenciales
Controladores y datapaths
Paralelismo y pipelining
Arquitecturas segmentadas
3.2 Procesado de señales en hardware
Filtros digitales
Implementaciones hardware en punto fijo

Tema T4 Operadores aritméticos básicos
4.1 Sumadores
Ripple carry, carry-bypass, carry-select, carry-save
4.2 Multiplicadores
Matricial, carry-save, Booth-Wallace

Evaluación: 

PARTE TEÓRICA (40% peso de la calificación)
Primer parcial (T2.1, T2.2, T2.3, T3.1)
Semana 10 (40%)
Segundo parcial (T3.2, T4.1, T4.2)
Convocatoria Oficial (50%)
Entrega de problemas resueltos
Periódica (10%)

LABORATORIO (60% peso de la calificación)
Entrega Práctica I
Semana 4
Entrega Práctica II
Semana 7 (20%)
Entrega Práctica III
Semana 14 (80%)

A. CONVOCATORIA ORDINARIA
En esta convocatoria, los alumnos serán evaluados, por defecto, mediante evaluación continua.
Sin embargo, aquellos alumnos que lo deseen podrán ser evaluados mediante un único examen final siempre que se lo comuniquen al Director del Departamento de Ingeniería Electrónica mediante solicitud presentada en el registro de la E.T.S.I. Telecomunicación antes del día 15 de octubre de 2013 (Semana 6), lo que supone la renuncia a la evaluación continua.
A.1. Evaluación continua
Teoría
En la parte teórica la nota se obtendrá como suma de las calificaciones (sobre 10) correspondientes a las diferentes actividades de evaluación, con los pesos indicados en la tabla previa:
teoría = 40% primer parcial + 50% segundo parcial + 10% entrega problemas
La materia correspondiente al primer parcial será liberada en caso de obtener en el mismo una calificación P1 mayor o igual a 4’0 puntos.
Si la puntuación obtenida es inferior (o se desear subir nota), el alumno deberá (podrá) presentarse a la recuperación del primer parcial, que tendrá lugar en la misma fecha y lugar que el segundo, obteniendo la calificación P1R.
La nota del primer parcial se calculará entonces como:
primer parcial = 20% P1 + 80% P1R
aplicando después la expresión indicada más arriba para obtener la nota final de teoría.
Laboratorio
En el laboratorio se realizarán tres entregas, una para cada una de las prácticas realizadas.
La Práctica I no se califica, estando concebida como introducción al lenguaje VHDL y al empleo de las herramientas de desarrollo.
Por otro lado, la Práctica II será evaluada por los profesores a partir del material entregado a través del Moodle.
Para calificar la Práctica III se realizará a cada pareja un examen en el laboratorio, donde deberán demostrar el desarrollo realizado, previamente entregado a través del Moodle. La fecha de este examen será concertada por cada pareja con los profesores después de realizar la entrega.
La nota final de laboratorio se calculará entonces como:
laboratorio = 20% Práctica II + 80% Práctica III
A.2. Examen final
Teoría
La calificación de teoría de los alumnos que renuncien a la evaluación continua se otorgará en función de una única prueba final a celebrar en la Convocatoria Oficial.

Esta prueba estará dividida en dos partes, una de ellas para la materia correspondiente al segundo parcial P2 y otra coincidente con la P1R ya mencionada.
Laboratorio
La realización del laboratorio es obligatoria para todos los alumnos. Fuera de la evaluación continua, la calificación se obtendrá mediante exámenes por parejas en el laboratorio para la Práctica III, tal como ya se ha descrito.
Si se obtiene una nota superior o igual a 7’0 en el laboratorio, esa calificación se podrá conservar hasta el siguiente curso, de tal forma que, si se repite la asignatura, no será obligatorio hacer el laboratorio de nuevo.
A.3 Nota final
La calificación final de la asignatura se obtendrá a partir de los resultados descritos anteriormente mediante:
nota final = 40% teoría + 60% laboratorio
Será obligatorio aprobar laboratorio y teoría por separado. En caso contrario se considerará no superada la asignatura.
B. CONVOCATORIA EXTRAORDINARIA
La evaluación de la asignatura en convocatoria extraordinaria se realizará de manera similar a como se ha indicado anteriormente para el supuesto de examen final, con independencia de la opción elegida en la convocatoria ordinaria, con la diferencia de que habrá una única prueba, sin separación en parciales.
NOTA: En cualquiera de los supuestos anteriores, se considerará aprobado cuando el promedio final sea mayor o igual que 5’0 (sobre 10).

Profesorado
Coordinador: 
Más Información
Código de la asignatura: 
95000060
Número del curso al que pertenece dentro de la titulación: 
4
Conocimientos Previos: 

Asignaturas superadas
EDIG, CELT

Otros resultados de aprendizaje necesarios
En este primer curso en que se imparte la asignatura no se supondrán conocimientos previos de VHDL

Centro de impartición: 
ETSI Telecomunicación
Curso académico de impartición: 
2014-2015
Horario asignatura: 
Martes 12:00 a 14:00
Jueves 11:00 a 13:00
Bibliografía: 

− John F. Wakerly, Digital Design: Principles and Practices, Prentice Hall, 4th Edition, 2007.
− Jan M. Rabaey, A. Chandrakasan, B. Nikolic, Digital Integrated Circuits: A Design Perspective, Prentice Hall, 2nd Edition, 2003.
− Peter J. Ashenden, The Designer's Guide to VHDL, Morgan Kaufmann, 2nd Edition, 2003.
− Volnei A. Pedroni, Circuit Design with VHDL, The MIT Press, 2004.
− Pong P. Chu, FPGA prototyping by VHDL examples: Xilinx Spartan-3 version, John Wiley & Sons, 2008.

Tribunal
Secretario: