Arquitectura de Procesadores (ARQU)
Partiendo de los conceptos presentados en Sistemas Digitales I y II, la asignatura profundiza en la descripción y el análisis de la
organización de los microprocesadores actuales. Los sistemas procesadores, desde los microprocesadores secuenciales a los
grandes centros de procesamiento paralelo, constituyen ejemplos clásicos de sistemas digitales complejos. Por tanto, el análisis
en detalle de las técnicas arquitecturales utilizadas en su diseño y optimización proporciona una formación fundamental para
abordar el diseño eficiente de sistemas digitales de alta complejidad.
Un aspecto de gran interés es que la asignatura pone de manifiesto que las técnicas presentadas involucran tanto al hardware
como al software del sistema, siendo necesario un equilibrio entre ambos para alcanzar rendimientos satisfactorios. Igualmente,
se plantea un análisis a nivel de sistema en el que el equilibrio entre los distintos componentes (procesadores, sistema de
memoria y almacenamiento secundario y sistema de entrada/salida) es la clave fundamental para conseguir sistema de alto
rendimiento.
La asignatura fomenta un análisis comparativo de las distintas técnicas con ejemplos de procesadores reales con el objetivo es
que el alumno identifique los aspectos arquitecturales más relevantes a considerar cuando se trata de seleccionar el procesador
más adecuado para una aplicación específica o de evaluar la forma más apropiada de ampliar un sistema ya existente. Los
conocimientos adquiridos se complementan con sesiones prácticas en las que se evalúa el funcionamiento interno de un
microprocesador y se utilizan sistemas paralelos basados en un procesador gráfico (GPU) y en un clúster de computación.
Conocimientos de dispositivos, circuitos, equipos y sistemas electrónicos
Conocimiento de las técnicas de diseño de circuitos electrónicos
Capacidad de especificar, implementar, documentar y utilizar equipos y sistemas electrónicos
Capacidad para diseñar dispositivos de interfaz, captura de datos y almacenamiento, y terminales para servicios y sistemas de telecomunicación
Tema 1: Sistemas procesadores
1.1 Aspectos básicos de un sistema procesador. Perspectiva histórica. Clases de sistemas procesadores. Elementos fundamentales de un sistema procesador. Tendencias en tecnología.
1.2 Parámetros de un sistema procesador. Prestaciones de un sistema procesador. Energía y consumo. Coste de los circuitos integrados. Fiabilidad de sistemas. Principios cuantitativos de diseño.
Tema 2: El juego de instrucciones
2.1 Arquitectura del juego de instrucciones. Elementos básicos: operaciones y operandos. Representación de la información. Modos de direccionamiento. Vectores y punteros. Procedimientos y decisiones. Procesadores RISC y CISC. Juegos de instrucciones en procesadores reales.
2.2 Aspectos software. El proceso de ensamblado. Librerías y el proceso de enlazado. Lenguajes de alto nivel. Compilación y depuración. El sistema operativo. Entornos de tiempo compartido.
Tema 3: Procesadores segmentados
3.1 Unidad de procesamiento. Componentes de la unidad de procesamiento. Control de la ruta de datos. Ejecución: aritmético-lógicas, accesos a memoria, saltos. Estructura y prestaciones de una unidad segmentada. Funcionamiento de una unidad segmentada
3.2 Riesgos en arquitecturas segmentadas. Riesgos estructurales. Riesgos de datos y técnica de adelanto de datos. Riesgos de control: saltos condicionales. Predicción de saltos. Planificación de bucles: reordenación y desenrollado. Implementación de excepciones. Operaciones multiciclo. El procesador Altera Nios II.
Práctica 1: Optimización de código en el simulador EduMIPS64.
Tema 4: Procesadores paralelos
4.1 Procesadores con emisión múltiple de instrucciones. Emisión múltiple de instrucciones. Procesadores de instrucciones largas (VLIW). Procesadores digitales de señal (DSP). Procesadores superescalares. Ejecución fuera de orden. Ejemplos de procesadores con emisión múltiple.
4.2 Sistemas paralelos a nivel de datos. Principios básicos y clasificaciones fundamentales. Arquitecturas vectoriales. Extensiones para multimedia. Unidades de procesamiento gráfico. Ejemplo de un sistema real.
Práctica 2: Programación de un procesador gráfico.
4.3 Multiprocesadores y redes de procesadores. Aspectos fundamentales de la computación paralela. Memoria compartida: coherencia y sincronización. Paso de mensajes: topologías de redes de procesadores. Arquitectura e infraestructura de grandes instalaciones. Medida y evaluación de prestaciones. Ejemplos de sistemas reales.
Práctica 3: Programación de un clúster paralelo.
Tema 5: Sistemas de memoria
5.1 Elementos de una jerarquía de memoria. La jerarquía de memoria. Memorias caché: organización y asociatividad. Algoritmos de sustitución y estrategias de escritura. Impacto en las prestaciones Optimizaciones básicas de cachés. Optimizaciones avanzadas de cachés. La memoria principal.
5.2 Gestión del sistema de memoria. La memoria virtual. Paginación de memoria. El búfer de traducción paralela (TLB). Máquinas virtuales. Unidades de gestión de memoria. Sistemas de memoria de procesadores reales.
Tema 6: Almacenamiento y entrada/salida
6.1 Sistemas de almacenamiento. Parámetros de los sistemas de almacenamiento. Almacenamiento secundario en disco. Almacenamiento secundario en flash. Sistemas de almacenamiento paralelos. Ejemplo de sistema de almacenamiento real.
6.2 Organización de la Entrada/Salida. Interfaces y periféricos de entrada/salida. Mecanismos de acceso mediante interrupciones. Entrada/salida directa al sistema de memoria. Buses síncronos y asíncronos. Arbitraje de buses. Interconexión del sistema procesador: estándares.
Evaluación temas 1 a 4.1 (parcial)
05/11/2013 (40% de peso en la calificación)
Evaluación temas 4.2 a 6
Examen oficial (40% de peso en la calificación)
Prácticas de laboratorio
Semanas 6, 11, 13 (15% de peso en la calificación)
Evaluación continua: participación y problemas propuestos en clase
Semanas 1 a 15 (5% de peso en la calificación)
En convocatoria ordinaria, los alumnos serán evaluados mediante evaluación continua. No obstante, los alumnos que lo deseen podrán ser evaluados mediante una única prueba final siempre y cuando así lo expresen mediante escrito formalizado en el registro de la ETSI Telecomunicación y dirigido al Director del Departamento de Ingeniería Electrónica no más tarde del 31 de octubre de 2013. La presentación de este escrito supondrá la renuncia automática a la evaluación continua.
CONVOCATORIA ORDINARIA: MODALIDAD EVALUACIÓN CONTINUA
La asignatura se aprobará cuando se obtenga una calificación mayor o igual a 5 puntos sobre un total de 10. Dicha calificación es la suma de las calificaciones correspondientes a las diferentes actividades de evaluación, con los siguientes pesos:
• Evaluación temas 1 a 4.1 (parcial): 40%
• Evaluación temas 4.2 a 6 (convocatoria oficial): 40%
• Prácticas de laboratorio (3): 15%
• Participación y entregas de problemas en clase: 5%
La evaluación de los temas 1 a 5 será liberada en caso de obtener una calificación N1a mayor o igual a 4 puntos. En caso de obtener menos de 4 puntos o desear subir nota, el alumno deberá presentarse a la recuperación en la convocatoria oficial de examen, obteniendo la nota N1b. La nota final del examen parcial para estos casos se calculará como N1a*0,2+N1b*0,8.
CONVOCATORIA ORDINARIA: EVALUACIÓN MEDIANTE UNA ÚNICA PRUEBA FINAL
El 100% de la calificación de los alumnos que presenten el escrito arriba referido se otorgará en función de una única prueba final a celebrar en la convocatoria oficial.
CONVOCATORIA EXTRAORDINARIA
La evaluación de la asignatura en su convocatoria extraordinaria se realizará mediante una única prueba final a celebrar en la fecha que determine Jefatura de Estudios, con independencia de la opción elegida en la convocatoria ordinaria.
Versión para impresión